1、江南大学现代远程教育 第二阶段练习题考试科目:计算机组成与结构第四章至第六章（总分 100 分） 学习中心（教学点） 批次： 层次： 专业： 学号： 身份证号： 姓名： 得分： 一、单项选择题（本题共 10 小题，每小题 2 分，共 20 分）1、在虚拟存储器中，当程序正在执行时，由（ D ）完成地址映象。A、程序员 B、编译器 C、装入程序 D、操作系统2、下列外存中，属于顺序存取存储器的是（ B ） 。A、软盘 B、磁带 C、硬盘 D、光盘3、指令系统中采用不同寻址方式的目的主要是（ D ） 。A、可直接访问外存B、提供扩展操作码并降低指令译码难度C、实现存储程序和程序控制D、缩短指令长度
2、，扩大寻址空间，提高编程灵活性4、在组合逻辑的硬布线控制器中，时序信号是（ D ） 。A、时钟源的输入信号 B、操作信号C、操作控制信号 D、操作定时信号5、在微程序控制器中，一条机器指令的功能通常由（ B ） 。A、一条微指令实现 B、一段微程序实现 C、一个指令码实现 D、一个条件码实现6、一般说来，直接映象常用在（ B ） 。A、小容量高速 Cache 中 B、大容量高速 Cache 中C、小容量低速 Cache 中 D、大容量低速 Cache 中7、堆栈指针 SP 的内容是（ A ） 。A、栈顶地址 B、栈底地址 C、栈顶内容 D、栈底内容8、假设寄存器 R 中的数为 200，主存地址
3、为 200 和 300 的存储单元中存放的内容分别是 300和 400，若访问到的操作数为 200，则所采用的寻址方式为（ A ） 。A、立即寻址#200 B、寄存器间接寻址(R)C、存储器间接寻址(200) D、直接寻址 2009、存储器的随机访问是指（ D ） 。A、可随意访问存储器B、按随机文件访问存储器C、可对存储器进行读出与写入D、可按地址访问存储器的任一编址单元，其访问时间相同且与地址无关10、动态半导体存储器的特点是（ C ） 。A、在工作中存储器内容会产生变化B、每次读出后，需要根据原存内容重新写入一遍C、每隔一定时间，需要根据原存内容重新写入一遍D、在工作中需要动态地改变访存
4、地址二、填空题（本题共 5 小题，每空 1 分，共 10 分）1、建立高速缓冲存储器的理论依据是_程序局部访问性原理_。2、从一条指令的启动到下一条指令的启动的间隔时间称为_指令周期_。3、常见的微指令地址生成技术有_计数器法_和_下地址字段法_两种。4、Cache 是一种高速缓冲存储器，是为了解决_CPU_和_主存_之间速度不匹配而采用的一项重要技术。5、一个完整的指令系统应满足四个方面的要求，它们是_完备性；_有效性；规整性_和兼容性。三、名词解释（本题共 3 小题，每小题 5 分，共 15 分）1、 虚拟存储器为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外存结合使用，
5、好像有一个容量极大的内存储器，工作速度接近于主存，每位成本又与辅存相近，在整机形成多层次存储系统。它不仅是解决存储容量和存取速度矛盾的一种有效措施，而且是管理存储设备的有效方法。2、 Cache依据程序的访问局部性原理，在 CPU 与主存之间设置的一种比主存速度快、容量小的存储设备，可以大大地解决 CPU 与主存之间的速度匹配问题，从而较大地提高了 CPU 处理数据的存取速度，进而能大幅提高计算性能。3、 微程序控制器将执行指令所需要的微命令以代码形式编成微指令序列（微程序） ，存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。四、简答题（本题共 5 小题，每
6、小题 7 分，共 35 分）1、写出设计组合逻辑控制器的基本步骤。组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成一套逻辑网络来产生各机器指令的操作控制信号。其设计过程一般经历下列步骤：1、根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序列。2、确定机器的状态周期，节拍和工作脉冲。根据指令的功能和器件的速度，确定指令执行过程中状态周期及周期的基本时间。3、列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节拍内所完成的操作时，也就得到了相应的操作控制信号的表达式。所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。2、简述微指令的操作码和微指
7、令链接的各种设计方法。微指令的操作码和地址码的设计方法主要有直接表示法，完全编码法，分段直接表示法，分段间接表示法。微指令链接主要有 uPC 法和下地址字段法。3、寄存器间接寻址与直接寻址的具体寻址过程如何进行？寄存器间接寻址：将寄存器的内容作为存储单元的地址，取该地址中的内容。直接寻址：取指令中操作数的存储地址中的内容。4、若用汉字点阵为 256*256 的点阵式字形码存入字库中，欲存 8192 个汉字，（1）需要多个存储容量？（2）需要多少片 2M*8bit 存储芯片？所需片数=64/2=32 片（3）这个专用的汉字库（专用存储器）若按 16bit 字长来编址的话，其地址寄存器需要多少位？
8、5、请判断下面的叙述中，哪些是正确的？（1）半导体 ROM 是一种非易失性存储器。（2）半导体存储器是非永久性存储器，断电时不能保存信息。（3）同 SRAM 相比，由于 DRAM 需要刷新，所以功耗大。（4）由于 DRAM 靠电容存储电荷，所以需要定期刷新。（5）双极型 RAM 不仅存取速度快，而且集成度高。（6）目前常用的 EPROM 是用浮动栅雪崩注入型 MOS 管构成，称为 FAMOS 型 EPROM，该类型的 EPROM 出厂时存储的全是“1” 。Y：1、4、6X：2、3、5五、分析题（本题共 2 小题，每小题 10 分，共 20 分）1、对照教材上的单总线结构的 CPU 结构图，写出
9、指令 ADD R1, (mem)的执行控制序列，该指令的功能将 mem 号内存单元的内容所在地址的内容（间接寻址）与 R1 寄存器内容相加，结果放 R1。2、试说明存储系统是如何满足计算机系统对存储器高速度、大容量、低成本的要求的。随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求都是高速度、大容量、低成本。然而这三项指标是相互矛盾的，在目前的工艺技术条件下不可能在一个存储器中同时满足。为了解决这个矛盾，逐渐形成了层次结构式的存储体系。各级存储器采用不同容量、不同速度，性能上相互补充的存储器构成一个存储系统的整体，各级存储器之间必要时需要进行信息交换，从而满足了不同应用的需
10、要。目前广泛采用的存储系统层次结构。从上到下三个层次分别为高速缓冲存储器（Cache） ，主存储器，辅助存储器。三种类型存储器的性能各异。采用的三级存储结构可使每一层的存储器不再是一个孤立的部件，而是构成了一个整体。主存与 Cache 之间的信息交换由专门的部件（辅助硬件）控制进行。因其速度要求高，辅助硬件通常用组合逻辑实现。从 CPU 的角度看，Cache主存构成的层次其等效的存取速度接近于Cache，但容量是主存的容量，而每位价格则接近于主存，因此，可解决速度与成本的矛盾。主存和辅存之间的信息交换通过辅助软硬件结合，把主存和辅存统一成一个整体，构成主存辅存层次。从这一层次的整体来看，其速度接近与主存，但容量却等于辅存，而且每位平均价格也接近于廉价的辅存的平均价格。因此，可解决容量和成本之间的矛盾。这样，用户就可以使用一个容量很大（决定于辅存） ，价格低廉（接近于辅存） ，而速度很高（主要决定于Cache）的存储器系统。
