多芯片同步的实现需要以下条件1. 相同参考输入源供给多片 AD9361 作为外部参考时钟; 以保证 RF LO 和 BBPLL 的 VCO 输出与参考同步2. 每片 AD9361 的 SYNC_IN 管脚连接到同一个基带芯片的 GPIO 输出管脚; 该 GPIO 用于输出同步脉冲，以复位芯片内部分频器从而保证不同芯片的内部各种时钟相位一致.3. 0x001 寄存器 D3-D0 置 1；RF LO 多芯片同步: 0x001D3=1: 这样可以保证 9361 芯片在状态机为 Alert mode 时 RF LO输出的分频器仍然工作, 这样就能保证不同芯片输出本振信号的相位关系恒定 (上电后保持不变); 如果该D3=0 ，当芯片进入 alert mode 时输出分频器会关闭，再打开后不同芯片输出本振信号的相位关系会因此有变化。注意：每次上电后不同芯片 LO 仍然会有恒定的相位差。基带锁相环/数字时钟/数据接口的多芯片同步：1. 先将D2=1；SYNC_IN 管脚输入一个同步脉冲，完成基带锁相环的多芯片同步；2. 再将D1=1；SYNC_IN 管脚输入一个同步脉冲，完成内部各种数字时钟的多芯片同步；3. 再将D0=1
