ImageVerifierCode 换一换
格式:DOC , 页数:11 ,大小:167.50KB ,
资源ID:10160002      下载积分:10 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.docduoduo.com/d-10160002.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录   微博登录 

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(8位全加器全面实验报告2.doc)为本站会员(精品资料)主动上传,道客多多仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知道客多多(发送邮件至docduoduo@163.com或直接QQ联系客服),我们立即给予删除!

8位全加器全面实验报告2.doc

1、 学院实验报告课程名称:逻辑设计与 FPGA 项目名称:8 位全加器 姓名: 专业: 微电子 班级:13 级 学号: 同组成员 无 实验日期 一、 实验预习部分:实验目的:熟悉利用 Quartus的原理图输入方法设计简单组合电路,掌握层次化设计的方法,并通过一个 8 位全加器的设计把握利用 EDA 软件进行原理图输入方式的电子线路设计的详细流程。1实验原理:利用层次设计方法设计 8 位全加器。一个 8 位全加器可以由 8 个 1 位加法器构成,加法器间的进位可以串行方式实现,将低位加法器的进位输出端与相邻的高位加法器的最低位进位输入信号端相接。八位全加器 VHDL 设计程序:LIBRARY I

2、EEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER8B ISPORT (A,B:IN STD_LOGIC_VECTOR(7 DOWNTO 0);CIN: IN STD_LOGIC; COUT:OUT STD_LOGIC;DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END ENTITY ADDER8B;ARCHITECTURE BHV OF ADDER8B ISSIGNAL DATA:STD_LOGIC_VECTOR(8 DOWNTO 0);BEGINDATA=(

3、0COUT=DATA(8); DOUT=DATA(7 DOWNTO 0);END ARCHITECTURE BHV;半加器原理图全加器原理图8 位全加器原理图3实验仪器:1、 PC 机 1 台 2、 QuartusII 系统 3、 开发板 1 块4实验步骤及方法: 完成半加器和全加器的设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此全加器电路设置成一个硬件符号入库。建立一个更高层次的原理图设计,利用以上获得的 1 位全加器构成 8 位全加器,并完成编译、综合、适配、仿真和硬件测试。具体步骤:1.建立一个工作文件夹用来存放实验文件以及数据和编辑设计文件。2.创建工程,命名

4、,并选择目标芯片。3.利用原理图输入法编辑半加器入库,然后利用入库的半加器编辑一个全加器并且入库,最后利用入库的全加器编辑一个 8 位的全加器。4.编译成功后,进行时序仿真。打开波形编辑器 File-New-Vector Waveform File;波形文件存盘;将工程 adder8 的端口信号节点选入波形编辑器中;编辑输入波形,设置端口信号;启动仿真器并观察仿真结果。5.引脚锁定。Assignments-Assignment Editor 命令进入编辑窗口,将信号加进后开始引脚锁定,选择合适的硬件模式。6.完成引脚锁定后再次全程编译。7.编译文件下载。将编译产生的 SOF 格式配置文件配置进

5、 FPGA 中,进行硬件测试。 5注意事项 1:1、所有实验数据放入一个文件夹内,并且不要把文件夹放在系统盘上,实验结束后备份 好实验数据,以备教师随时查阅。2、文件名不能出现中文也最好不要用数字,工程名与设计的实体名保持一致。 3、目标芯片要选择与开发板上对应的 EP3C16F484C6。4、设置好的顶层文件记得重新编译才能创建波形文件。5、波形仿真的时候记得去加载对应的波形文件,否则仿真失败。实验预习成绩(百分制)_ 实验指导教师签字:_二、 实验过程记录部分:1. 实验过程记录:打开软件,用原理图编辑一个半加器,入库。跟着编辑全加器,入库,再编辑一个 8 位全加器。利用顶层文件设置,分别

6、把半加器,全加器,8 位全加器分别仿真。成功之后,把 8 位全加器烧写到开发板上测试,验证。2实验现象及原始数据记录 2:半加器 RTL全加器 RTL实验操作成绩(百分制)_ 实验指导教师签字:_8 位全加器 RTL半加器仿真波形全加器仿真波形8 位全加器仿真波形三、 实验结果与讨论:1数据处理及实验结果分析: 半加器输入 输出a b co so1 0 0 10 0 0 01 1 1 00 1 0 1符合半加器的真值表,仿真成功。全加器(真值表按顺序排列)输入 输出ain bin cin cout sum0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 1

7、1 0 1 1 01 1 0 1 01 1 1 1 1对比仿真波形,以及全加器的真值表,符合全加器的真值表。仿真成功。8 位全加器:功能方阵的结果跟数学理论的结果相同。说明 8 位全加器的仿真是成功的。2实验改进、心得体会及思考题 3:心得体会:通过这次实验,进一步熟悉了 quartus软件的使用。对于简单电路设计也有了进一步的认识。 掌握了层次化设计的方法,通过一个 8 位全加器的设计把握利用 EDA 软件进行原理图输入方式的电子线路设计的详细流程。对于波形仿真,也知道了一个随机生成波形的方法。对于大量的波形输入,我们可以利用这样的方法来测试实验报告成绩(百分制)_ 实验指导教师签字:_日期:_

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报