1、多路数据采集系统 Multi-channel data acquisition system （硬件） 自动化 0801 0801030121 曹国卿 指导老师：吴应龙（教授） 内容简介 数据采集技术是信息科学的重要分支之一 ， 它研究信息数据的采集、存储、处理以及控制等问题 ， 数据采集也是从一个或多个信号获取对象信息的过程。 数据采集系统是模拟域与数字域之间必不可少的纽带，它的存在有着重要的作用 ,广泛应用于工农业等需要同时监控温度、湿度和压力等场合 。 数据采集系统的设计，主要包括模拟量输入的设计，多路模拟选择开关的设计，模数转换模块的设计，输出显示电路的设计以及串行接口部分。本设计完成
2、了基于 AT89C52单片机控制的数据采集系统的硬件电路设计 各部分通过单片机命令执行各自功能 传感器 本课题设计系统总框图： 传感器 传感器 传感器 多路模拟选择开关 采样保持 模数装换 单 片 机 输出显示 模拟量输入电路设计 模拟输入用八个电位器代替，输入量为电压值。右图为电位器实物图。 电位器电路接线图 多路模拟量输入转换电路设计 因为输入为 8路，因 此在设计中选择一个8选 1开关 CD4051。它 的模拟信号范围为 7.5V， 导通电阻RON为 125欧姆，关断漏电流为 0.1A。右图为 CD4051封装图。 下表为 CD4051引脚功能说明： 引脚号 符号 功能 1 2 4 5
3、12 13 14 15 IN/OUT 输入 /输出 9 10 11 A B C 地址段 3 OUT/IN 公共输出 /输入端 6 INH 禁止端 7 VEE 负电压端 8 Vss 数字信号接地端 16 VDD 电源 + 下表为 CD4051真值表： INH C B A 输出 0 0 0 0 “ 0” 0 0 0 1 “ 1” 0 0 1 0 “ 2” 0 0 1 1 “ 3” 0 1 0 0 “ 4” 0 1 0 1 “ 5” 0 1 1 0 “ 6” 0 1 1 1 “ 7” 1 X X X 均不接通 模数转化电路设计 1.采样 /保持电路 由于模拟量转换成数字量有一个过程，这个动态模拟信号
4、在转换过程中是不确定的，从而引起转换器输出的不确 定性误差，直接影响转换精度。因此， 要求输入同一瞬时的模拟量在整个模数转换过程中保持不变，但在转换之后，又要求 A/D转换器的输出端能跟踪输入模拟量的变化。所以需要采样 /保持电路。 下图为采样 /保持原理图 : S 模拟输入信号 Uc UI Uo 驱动信号 CH A 2.模 /数转换电路 我们所测控的信号是连续变化的物理量，需要对这些信号进行处理，将其变成为数字量，则需要 A/D转换器，该课题设计选用 PCF8591。PCF8591为逐次逼近式 A/D转换器，右图为其封装图。 下表为 PCF8591引脚功能说明 引脚号 符号 功能 1 2 3
5、 4 AIN0 AIN3 模拟信号输入端 5 6 7 A0 A3 引脚地址端 8 、 16 VSS、 VDD 电源端 9 SDA IC总线的数据线 10 SCL IC总线的时钟线 11 OSC 外部时钟输入端，内部时钟输出端 12 EXT 内外部时钟选择线 13 AGND 模拟信号地 14 VREF 基准电源端 15 AOUT D/A转换输出端 下图为 PCF8591内部结构图 ： PCF8591具有 4个模拟输入、 1个模拟输出和 1个串行 IC总线接口。PCF8591的 3个地址引脚 A0, A1和A2可用于硬件地址编程，允许在同个 IC总线上接入 8个 PCF8591器件，而无需额外的硬
6、件。在PCF8591器件上输入输出的地址、控制和数据信号都是通过双线双向 IC总线以串行的方式进行传输。 PCF8591 是一种具有 IC总线接口的 A/D 转换芯片。在与CPU 的信息传输过程中仅靠时钟线 SCL 和数据线 SDA 就可以实现。 下图为 PCF8591接线图： 输出显示电路设计 本课题设计选择四位七段数码管，共阴极接法。下图为其管脚及内部结构图： 下图为数码管接线图 硬件与单片机的连接电路 AT89C52具有以下标准功能： 8k字节Flash， 256字节 RAM， 32 位 I/O 口线，看门狗定时器， 2个数据指针，三个 16位定时器 /计数器，一个 6向量 2级中断结构
7、，全双工串行口，片内晶振及时钟电路。 下图为 AT89C52的引脚图： 整个硬件部分的电路接线图 D6D5D4D3D1D0S D As e cA0A1A2S C LS D Ai n t 0i n t 0abcdefgo n et woth r e efo u rhabcdefgho n e t wo th r e e fo u rD7D2a b c d e f gD0D1D2D3D4D5D6D7A0A1A2s e cS C LR V 11 0 0R V 21 0 0R V 31 0 0R V 41 0 0R V 51 0 0R V 61 0 0R V 71 0 0R V 81 0 0S C L
8、10S D A9A05A16A27A I N01A I N12A I N23A I N34A O UT15V RE F14A G N D13EXT12O S C11U4P CF 8 5 9 1X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .0 /T 21P 1 .1 /T 2 E X2P 1 . 23P
9、 1 . 34P 1 . 45P 1 . 56P 1 . 67P 1 . 78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 / R D17P 3 . 6 / W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 / A 821P 2 .1 / A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U5A T 8 9 C5 2234567891R P
10、 11kQ12 N17 1 1Q22 N17 1 1Q32 N17 1 1Q42 N17 1 112345678161514131211109R N 14 7 0D7D2X1CR Y S T A LC13 0 p fC23 0 p fR11 0 kR21kC31 0 u FX013X114X215X312X41X55X62X74A11B10C9I NH6X3U14 0 5 1系统硬件图 总结 以上是我毕业设计的所有内容，由于本身知识水平以及时间有限，可能有很多问题还没有发现，希望老师和同学给予指出。 最后我要衷心地感谢吴应龙老师。感谢他细心的指导和莫大的帮助，让我能够顺利的完成此次设计。同时也非常感谢机电信息学院的各位领导和各位老师四年来给予我的教诲和指导。
